职位描述
该职位还未进行加V认证,请仔细了解后再进行投递!
岗位职责: 1、根据系统需求,制定模块设计方案,微架构,模块RTL实现 2、搭建模块仿真平台,完成仿真测试 3、参与数字前端设计流程,配合后端工程师完成时序收敛及所有流片前的规则检查 4、持续提升设计质量,包括面积,功耗,时序优化 任职要求: 1、精通Verilog设计语言,熟悉芯片设计方法学,精通低功耗设计,可靠和可测性设计 2、熟悉主流EDA工具,理解逻辑综合、Floorplan、布局布线、时序分析、功耗分析等 3、加分项:有成功流片经验,系统架构 4、加分项:熟悉SystemVerilog/ UVM等验证知识,熟悉C/C ,熟悉脚本语言
工作地点
地址:北京海淀区北京市海淀区软件园4号路中科大洋大厦


职位发布者
朱女士/..HR
锐仕方达

-
行业未知
-
公司规模未知
-
公司性质未知
-
北京市昌平
相似职位
-
文员人事 周末双休 3000-6000元兴庆区 应届毕业生 大专中国人寿保险股份有限公司银川分公司
-
肉牛羊服务技术经理 面议永宁县 应届毕业生 不限宁夏丰尊百奥生物科技有限公司
-
综合行政专员 4000-8000元应届毕业生 大专中国人寿保险股份有限公司银川分公司
-
配送员每周可预支/提供住/装备 6000元以上西夏区 应届毕业生 不限成都泰便利电子商务有限公司
-
体外诊断-业务人员 4000-6000元兴庆区 应届毕业生 大专银川申立科贸有限公司
-
人保财险-宁夏分公司-通用专业类-综合保障岗-2024二季度社会招聘(J67715) 3000-6000元金凤区 应届毕业生 本科中国人民财产保险股份有限公司宁夏回族自治区分公司